Sekventiell logik (SL) i digital kretsteori är uppsättningen regler och implementeringar av kretsar som förlitar sig på nuvarande och tidigare händelser av logiska tillstånd och övergångar för att bestämma nuvarande logiska tillstånd. Att känna till kombinationslogik (CL), uppsättningen regler och implementering av kretsar som förlitar sig på de faktiska logiska nivåerna, avslöjar nyckelpunkterna i sekventiell logik. Logiska nivåer för binär beräkning hänvisar vanligtvis till hög eller låg. I positiv logik är 1 högt och 0 är lågt. Logiska kretsar är uppbyggda av grindar som kan ha en eller flera ingångar och vanligtvis bara en utgång.
En enkel CL-grind är känd som bufferten och växelriktaren eller NOT-grind. Buffertutgången är alltid densamma som ingången, men växelriktarens utgång är alltid inte ingången. Andra grindar som används i CL inkluderar AND-grinden, NAND-grinden och NOR-grinden. OCH-grinden matar ut en 1 endast om båda ingångarna är 1. NAND-grinden och NOR-grinden är respektive en AND-grind och en ELLER-grind, var och en med en inverterare vid utgången.
Sekventiell logik använder spärrar som låser utgångsnivåerna baserat på tidigare utgångsnivåer och nuvarande ingångsnivåer. Spärrarna byggs vanligtvis med två partnergrindar, som antingen är två NAND- eller NOR-grindar. Grindarna för dessa lås, eller vippor, låses i ett av två tillstånd av grindutgångarna som matas tillbaka till ingången på partnergrinden. Genom att ändra nivåerna på grindarnas fria ingångar uppnås en omkastning av den logiska nivån. Sekventiell logikanalys involverar både att observera de initiala utnivåerna och att observera förändringen i utnivåerna baserat på förändringen i ingångsnivåerna.
I binära räknare finns det kantdetekteringskretsar i klockingången för varje binär siffra (bit) lås. Räknare använder vanligtvis en positiv kantdetektion för normal uppräkning. Till exempel använder en 8-bitarsräknare 8-bitars spärrar.
Sekventiell logik använder kaskadkopplade bitlåsar för att producera en asynkron (asynkron) digital räknare. När en bit från mindre-signifikant-bit-låset (LSB) görs för att klocka den mer signifikanta biten (MSB), är det känt som en asynkronräknare. I asynkront läge klockar spärrarna varandra vid lite olika tidpunkter, medan synkron (synk) logik klockar alla spärrar samtidigt. Asynkronräknaren kommer att drabbas av en maximal total rippelfördröjning lika med en låsningsrippelfördröjning multiplicerad med antalet bitar i räknaren. I synklogik klockas bitspärrarna i en digital räknare samtidigt, sålunda är den totala rippelfördröjningen lika med en spärrrippelfördröjning för valfritt antal bitar i räknaren.